JP403292762A PAT-NO:

DOCUMENT-IDENTIFIER: JP 03292762 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: December 24, 1991

INVENTOR-INFORMATION:

NAME

OBARA, FUMIO

KAWAI, TOSHIYUKI

ASSIGNEE-INFORMATION:

NAME NIPPON SOKEN INC COUNTRY

N/A

APPL-NO: JP02096094

APPL-DATE: April 10, 1990

INT-CL (IPC): H01L023/32

ABSTRACT:

PURPOSE: To improve a chip in positional accuracy and to make wirings between a board and a semiconductor chip very small in pitch by a method wherein a semiconductor chip where an element is formed is arranged in a fixing hole provided to a board confronting the surface of the board opposed to its primary surface at a frame.

CONSTITUTION: A semiconductor chip 2 is inserted into a tapered hole 4 provided to an Si substrate 1, the upside 2a of the chip is aligned with the underside of a chip aligning frame 9 and fixed with a

joining member 3. At this point, the peripheral part of the upside 2a of the chip 2 is aligned with the underside of the chip aligning frame 9, whereby the semiconductor chip 2 can be easily positioned to the Si substrate 1. As the semiconductor chip 2 is arranged coming into close contact with the Si substrate 1, and a flattening layer and a wiring can be easily interposed between the semiconductor chip 2 and the Si substrate 1. The level difference between the upside of the semiconductor chip 2 and the upside of the Si substrate 1 made by the thickness of the chip aligning frame 9 is relaxed by a flattening layer 8, and an element provided to the Si substrate 1 and an element provided to the semiconductor chip 2 are connected together by a thin film wiring 6 through the intermediary of electrodes 5 and 10 respectively.

COPYRIGHT: (C) 1991, JPO& Japio

⑩日本国特許庁(JP)

⑩ 特許 出願 公開

平3-292762 ⑫ 公 開 特 許 公 報(A)

®Int. Cl. 5

識別記号

庁内整理番号

@公開 平成3年(1991)12月24日

H 01 L 23/32

E 6918-4M

審査請求 未請求 請求項の数 2 (全5頁)

69発明の名称 半導体装置

> 20特 頤 平2-96094

②出 願 平2(1990)4月10日

@発 明 者

文 雄

愛知県西尾市下羽角町岩谷14番地 株式会社日本自動車部

品総合研究所内

-@発 明 者 河 合 利 幸 愛知県西尾市下羽角町岩谷14番地 株式会社日本自動車部

品総合研究所内

株式会社日本自動車部 勿出 願 人

愛知県西尾市下羽角町岩谷14番地

品総合研究所

弁理士 岡 部 外1名 隆

1. 発明の名称

個代 理 人

半導体装置

2. 特許請求の範囲

(1) それを貫通するようにして固定用穴が配設さ れるとともに、その主表面側において、前記固定 用穴の中心方向へ突出する梁状の枠部が設けられ た基板と、

業子が形成された半導体チップと、

前記架状の枠部における前記基板の主表面側に 対向する面と、前記半導体チップの主表面周縁が 相対するように、前記半導体チップを前記固定用 穴に接合する接合部材と、

前記基板および半導体チップ上に跨って形成さ れた平坦化層と、

前記素子に電気接続し、その少なくとも一部が 前記平坦化層上に形成された配線と

を備えることを特徴とする半導体装置。

(2)前紀梁状の枠部は、前記基板の主表面側より も該主表面に対向する面側の方が前記固定用穴中 心に向かう突出高さが大となるように傾斜づけら、 れていることを特徴とする請求項1記載の半導体 装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体装置に係り、特に集積化技術に おいて高密度実装で信頼性の向上に有利なものに 関する。

〔従来の技術〕

近年、半導体装置の一種であるハイブリット型 集積回路装置において、半導体チップの微細化に 伴い、高密度実装、回路の高速動作、コンタクト 部品点数の低減等を実現すべく、配線パターンを 微細化することが要求されている。

例えば、国際公開WO90/01215号の

「半導体装置」には、半導体チップの位置精度を向上させることにより配線ピッチを大幅に縮小させることに着目し、基板にテーパ状の固定用穴を設け、この固定用穴に対応したテーパ部が設けられた半導体チップを埋め込み接着するようにして、チップ位置精度を向上するようにしたものが開示されている。

(発明が解決しようとする課題)

しかしながら、このものは基板側に設けられた テーパ状の固定用穴に対応すべく、半導体チップ 側にテーパ部を設けているために、能動素子等の 形成された半導体チップの主面側面積に制約を受 け、テーパ部形成領域のために半導体チップを微 細化できないという問題がある。

また、基板側固定用穴と半導体チップ側との各々のテーパ角度を同じくするために、この各々のテーパ角形成時に異方性エッチングを用いており、良好に制御性よく異方性エッチングするために、例えば基板面方位を(100)面とした際、半導

基板と、

素子が形成された半導体チップと、

前記製状の枠部における前記基板の主表面側に 対向する面と、前記半導体チップの主表面周縁が 相対するように、前記半導体チップを前記固定用 穴に接合する接合部材と、

前記基板および半導体チップ上に跨って形成された平坦化層と、

前記素子に電気接続し、その少なくとも一部が 前記平坦化層上に形成された配線と

を備えることを特徴としている。

〔作用および効果〕

すなわち、素子が形成された前記半導体チップはその主表面周縁において、前記製状の枠部における前記基板の主表面側に対向する面と相対するようにして、前記基板に設けられた固定用穴に配置される。そのため前記半導体チップの前記基板に対するチップ位置精度は容易に向上され、基板一半導体チップ間の配線ピッチを微細化すること

体チップの面方位を(100)面に設定する等、 半導体チップの面方位が基板の面方位によって制 約を受けてしまうという問題がある。このことは、 基板の面方位を(100)面とした時、半導体チップとしては、MOS型素子に有利な(100) 面のものに対しては適しているものの、バイボー ラトランジスタのように(111)面に有利なも のを実装する場合不適当となってしまうことにな る。

本発明は上記問題点に鑑みてなされたものであり、半導体チップ側に制約をうけることなく、配線ピッチを微細化することが可能な半導体装置を 提供することを目的とする。

〔課題を解決するための手段〕

上記目的を達成するために、本発明による半導 体装置は、

それを貫通するようにして固定用穴が配設されるとともに、その主表面側において、前記固定用穴の中心方向へ突出する繋状の枠部が設けられた

ができる。

また、このとき半導体チップは通常用いられる 直方体形状のものを実装することができ、従来の もののように特別に挿嵌用のテーパ部を設ける必 要もなく、該テーパ部のために基板側と面方位等 の整合をとる時、制約をうけることもない。

従って本発明の半導体装置によれば、半導体チップ側に制約をうけることなく、配線ピッチを微細化することができるという優れた効果がある。

(実施例)

以下、本発明を図に示す実施例に基づいて説明 する。

第1図(a). (b)は本発明の一実施例を示す半導体 装置である。なお、第1図(a)は縦断面図で、同図 (b)に示す平面図におけるAA断面図である。

第1図において、1は予め半導体素子や抵抗素子、コンデンサおよび配線等が作り込まれている面方位(100)、(110)等のシリコン(Si) 基板である。このSi 基板1には、KOH等アル

カリ溶液を用いた異方性エッチングにより、制御性よく、固定用穴としてのテーパ穴および枠部としてのチップ合せ繋9が形成されている。このテーパ穴4は後述する半導体チップ2を挿入、固定事体チップ2上面同縁と面合せするためのものであり、チップ合せ繋9を構成するテーパ穴4上端部4aの形状は、該半導体チップ2の上面2aと同一形状、もしくはやや大きめ(+10数μm程度未満)の形状とされている。

一方、半導体チップ2は、SiあるいはGaAs等の半導体基板にトランジスタ、コンデンサ、抵抗等の所定の素子を形成しチップダイシングした電子デバイスである。該半導体チップ2は、上記Si基板1に設けられたテーパ穴4に挿入され、その上面2a周縁をチップ合せ緊9下面にて面合せされ、接合部材3により固定される。このとき、半導体チップ2上面2a周縁とチップ合せ緊9下面が面合せされることにより、半導体チップ2のSi基板1に対する位置決めが容易となる。また、

Si基板1上面において該チップ合せ繁9により 半導体チップ2はSi基板1との間とすき間なく 配置されているため、後述の半導体チップ2とSi 基板1との間の平担化層、配線の形成が容易となる。

そして、チップ合せ繋9の厚みによって構成された、半導体チップ2上面とSi基板1上面との段差は、平担化層8により緩和され、Si基板1個の素子と半導体チップ2個の素子とが各々電極5.10を介して薄膜配線6により接続されている。このとき、チップ合せ繋9内縁は上述の異方性エッチングによりテーパ状とされており、前記段差の影響を低減するとともに上層のステップカバレッジを向上しており、特に薄膜配線6の段切れを抑制している。

以上の構成により、Si基板1側と半導体チップ2側との配線が微細化され、モノリシック並に 実装可能となる。

そして、さらに全妻面上には保護膜 7 が形成され、必要に応じて電極取出し用のスルーホールが

形成され、電極パッドが形成される。

なお、上述構成において、接合部材3は半導体 チップ2とSi基板1を接着できるものであれば よく、望ましくは、配線6等の材料に対する加熱 限界温度(ALの場合500℃程度)を考慮した 素子の耐熱温度以下で処理でき、さらに保護膜7 の形成温度(350℃~400℃程度)等を考慮 して耐熱温度が高く、そして接着部位に容易に充 塡できる材料が選定される(例えばポリイミド樹 脂)。また、配線6の材料は電気的結合ができる ものであればよく、例えばAℓ, Cu, Au, W. Mo. polySi等がある。また、平担化層8 は絶縁性の材料であればよく、望ましくは、大き な段差を被覆吸収でき、加工性に優れた材料がよ い(何えばポリイミド樹脂)。また、保護膜1と しては通常のICの保護膜に使われるものと同様 の材料でよく、例えばプラズマCVDによる二酸 化シリコン、窒化シリコン膜等がある。

次に本実施例の製造工程を第2図(a)~(f)を用いて説明する。なお、この第2図は機略構造のみを

示しており、実際の素子部(Si基板)および半導体チップ2に構成された素子)の詳細構造は省略してある。

まず、通常の半導体プロセスによりSi基板1 表面に半導体素子(図略)を形成し、該半導体素子の電極5を覆う保護膜11およびSi基板1の裏面を覆う保護膜11'(11および11'はSiO₂、Si₃№。等により形成されている)を所望の形状にパターニングし、第2図(3)に示す如く、保護膜11、11'をエッチングマスクとしてアルカリ溶液(KOH、№aOH溶液等)により基板1両主面を異方性エッチングする。

この異方性エッチングにより形成されるテーパ 穴4の上端部サイズW1、およびチップ合せ繋9 の厚みhおよび長さbはエッチング時間を制御す ることにより、または厚みをモニタするマーカー を利用したりすることで、数μm以下の精度で加 工することができる。ここで各部位の寸法例を以 下に記す。W1のサイズとしては挿入する半導体 チップサイズWoより若干大きくなるように設計 すればよく (W,=Wo+α)、Si基板1の板厚 t.のばらつき (±10μm程度) を考慮して α ⇒14μm以下の値と設定するとよい。また、この ときチップ合せ架9の厚みhは後述する平坦化を 考慮して30~10μm程度とするとよく、さらに築 9 の 長さ b は 60 μ m ~ 100 μ m 程度に 設定すると よい。なお、基板1表面の部位Aと裏面側部位の Bの位置合せは、両面マスクアライナ等を用いる ことにより±5μm以下の位置精度を確保するこ とができる。この場合、後にチップ基板間の相対 的位置精度を20~30 μm程度以下におさめること ができる。なお、テーパ穴4およびチップ合せ架 9に異方性エッチングにより、形成されるテーパ 角 8 は、Si基板 1 として面方位(100)面の Si基板を用いる場合には54.7°となり、面 方位(110)面のSi基板を用いる場合には 35.3°となる。

また、第2図(b)に示す如く、所定の厚さ t。を 有する半導体基板に所定の半導体素子(図略)を 形成し、所定のチップサイズW。の形状にカット

プロセスを用いて薄膜配線する。このためチップ 合せ梁9とチップ2表面との段差をステップカバ レッジよく配線できる状態にまで平坦化する。す なわち、第2図(d)に示す如く、該段差を吸収する ように、該段差の角を緩和する平坦化層を塗布す る。この平坦化層8は数10μm程度の段差を覆う ことのできるものであれば何でもよく、例えばボ リイミド樹脂をスピンコート法を用いて塗布する ようにしてもよい。なお、ポリイミド樹脂は必要 に応じてパターニングし、電極5および10での電 気的接続を妨げないようにしている。この後、第 2図(e)に示す如く、アルミニウム等により電極膜 を被着しパターニングすることにより所望の配線 6を形成する。さらに、第2図(f)に示す如く、接 合した素子表面全体にパッシベーション用の保護 膜7(例えばP-SiN膜)を形成し、第1図に 示す半導体装置が製造される。

上記一実施例によれば、チップ合せ聚9を上面 4 a に有するテーパ穴4内に半導体チップ2を配置し接着固定しているため、製造過程において作 して半導体チップ 2 を形成する。この半導体チップ 2 は、化合物半導体(例えば G a A s)素子をはじめ S i のパワー素子、メモリ素子等の半導体素子であって、必ずしも S i 基板 1 に形成される素子と同じ製造プロセスで形成されるものでなくてもよい。なお、半導体チップ 2 には電極10及び保護膜12が形成されている。

次に、第2図にに示す如く、Si基板1のテーパイに半導体チップ2を配置し、接合部材3に大接着する。このとき、接合部材3は半導体チップ合せ緊9のた後、チップをはずする。このを対してチップ合せ緊9のた後、チップをはずする。このを対するが対対が望ましい。また、このを対すが望ました。この後熱処理を行い接合部材3を硬化して固定する。

半導体チップ 2 を固定した後、チップ側電極10 と基板側電極 5 を電気的に接続する上でより小型 化し配線の信頼性を向上させるため通常の半導体

業性がよく、チップ2の位置決めもテーパ穴は積 4 a のチップ合せ緊9により数十μm以下の精度 で位置決めをすることができる。 基板ーチップ間の 配線を微細化することができる。 このとき半導体 チップ2形状は通常の直方体形状でよく、前球体の 国際公開W090/01215号公報に開いた は、半導体チップ2上面をテーパ状に 加工する必要がなく、またチップの種類もれたに に合わせてSi(100), Si(110)に制 約されることもない。

特開平3-292762 (5)

坦化工程が容易となり、かつ生産性も向上する。

なお、上記一実施例においては半導体チップ 1 個を基板に実装するものを用いて説明したが、第 3 図に示す如く、複数個実装するようにしたものであってもよい。

さらに、Si基板1は単に配線用基板として用いるようにしたものであってもよい。

4. 図面の簡単な説明

第1図(a), (b)は本発明一実施例を示す半導体装置構造図で、各々縦断面図。平面図、

. 第2図(a)~(f)は本発明一実施例の製造過程を説明する半導体装置縦断面図、

第3図は本発明他の実施例を示す半導体装置の 縦断面図である。

1 ··· S i 基板, 2 ··· 半導体チップ, 3 ··· 接合部材, 4 ··· テーパ穴, 5 ··· 基板側電極, 6 ··· 薄膜配線, 7 ··· 保護膜, 8 ··· 平坦化層, 9 ··· チップ合せ梁, 10 ··· チップ側電極。







